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In signal and image processing application, highly repetitive operations and 
intense multiplication computation that exist in Digital Signal Processing systems 
makes it challenging to achieve less hardware requirement (area) and less latency 
(speed) performance using software based platforms, thus a lot of hardware design 
architecture becomes available to fill the gap. A close examination of the algorithms 
used in these, and related, applications reveals that many of these fundamental 
actions involve calculation of sum of products, vector dot product, inner product or 
multiply and accumulate (MAC). A study on the FIR filter involves multiply and 
accumulates operation where inner product forms the basis of the algorithms of the 
core. It is the aim of this paper to develop efficient architecture of a FIR filter on 
Distributed Arithmetic (DA) through ROM based ideally suited for efficient 
computation in order to achieve better performances in terms of speed and area by 
providing an effective methodology to implement MAC using a simple combination 
of memory elements, adders and shifters instead of lumped multipliers. The design is 
an 8-tap low pass filter based on 16-bit input samples and 16-bit signed coefficients 
at sampling frequency of 16MHz. All the coefficients are stored in the ROM 8x16 
words size. The behavioural model of the FIR filter is structured in Verilog code and 
synthesized using Altera QuartusII version 11. The timing simulation is verified by 
running testbench codes written in Verilog using ModelSim 6.6d. The results from 
the simulation show that the FIR filter can be implemented using Distributed 













 Di dalam applikasi isyarat dan imej pemprosesan, operasi penggandaan yang  
terlalu mendalam dan berulang yang wujud di dalam sistem Pemprosesan Isyarat 
Digital adalah mencabar terutamanya dalam memenuhi syarat kurang perkakasan dan 
mempercepatkan kelajuan pemprosesan dalam melaksanakan pemprosesan melalui 
perisian menyebabkan wujudnya banyak rekacipta senibina perkakasan baru dalam 
memenuhi kekurangan tersebut. Penyelidikan yang terperinci terhadap algorithma 
yang digunakan banyak menjurus kepada asas hasil tambah penggandaan, 
penggandaan vektor dan hasil darab dan penambahan. Pengkajian terhadap „finite 
impulse response filter‟ (FIR) banyak melibatkan kepada asas hasil darab dan 
penambahan di mana penggandaaan vektor menjadi asas kepada algorithma teras. 
Kertas ini bertujuan untuk membangunkan rekabentuk filter menggunakan 
„Distributed Arithmetic‟ (DA) melalui pengenalan memori ROM untuk pengiraan 
yang lebih berkesan dalam memenuhi keputusan yang lebih baik dari segi kelajuan 
pemprosesan dan jumlah perkakasan yang digunakan dengan menggunakan kaedah 
hasil darab dan penambahan yang lebih berkesan dengan menggunakan kombinasi 
memori, penambah dan pengalih dari menggunakan longgokan pendarab. Rekacipta 
ini adalah „8-tap low pass filter‟ yang mempunyai 16-bit sampel input dan 16-bit 
pekali pada kadar frekuensi sampel 16MHz. Kesemua pekali disimpan di dalam 
memori ROM bersaiz 8x16. Model pemprosesan filter dibina dengan menggunakan 
kod Verilog dan disintesis menggunakan perisian Altera Quartus versi11. Simulasi 
pemasaan diperiksa menggunakan kod ditulis menggunakan kod Verilog dan perisian 
Modelsim 6.6d. Keputusan ujian menunjukkan „FIR filter’ boleh direkabentuk 
menggunakan „Distributed Arithmetic Architecture‟ berbanding menggunakan 
longgokan pendarab.  
  
